Metodologie di Polarizzazione del Substrato di Dispositivi CMOS per la Riduzione del Ritardo e della Potenza Dissipata
Autore
Luca Magnelli - Università degli Studi della Calabria - [2005-06]
Documenti
Abstract
Il controllo attivo della tensione di soglia dei dispositivi CMOS rappresenta un metodo valido per ridurre il leakage di sottosoglia e per migliorare le performance dei circuiti digitali. Misure dell’efficacia del Variable Body Bias (VBB) sono state effettuate su NMOS e PMOS con lunghezze di canale da 1micron e 0.12micron, anche a temperature diverse da quella ambiente. Da simulazioni in HSPICE di circuiti digitali di diversa complessità e con tecnologie attuali è stato possibile quantificare la riduzione della potenza statica dissipata con il Reverse Body Bias (RBB) e la riduzione dei ritardi con il Forward Body Bias (FBB).
Questa tesi è correlata alle categorie
segnala questa pagina ::.